[디지털공학] 기억소자 SR Latch, Level-Sensitive SR Latch, D Latch, D Flip-Flop

디지털공학에서 기억소자 종류에 대하여 알아보겠습니다!

SR Latch, Level-Sensitive SR Latch, D Latch, D Flip-Flop

SR 래치와 D 플립플롭은 메모리 및 타이밍 제어, D 래치는 데이터 흐름을 제어하는 데 많이 사용됩니다.

 

각 특징에 대하여 정리해보겠습니다!

먼저 구성도입니다.

1. SR Latch (Set-Reset Latch)

• 구성: 두 개의 NOR 게이트나 NAND 게이트를 사용하여 만들어집니다. S(Set)와 R(Reset)입력을 가집니다.
• 동작:
  • S = 1, R = 0: 출력 Q는 1로 설정 (Set 상태)
  • S = 0, R = 1: 출력 Q는 0으로 리셋 (Reset 상태)
  • S = 0, R = 0: 출력 Q는 이전 상태를 유지 (메모리 상태)
  • S = 1, R = 1: 해당 입력은 정의되지 않으며, 논리적 모순상태로 사용하면 안됨.
• 특징: SR 래치는 단순히 입력신호에 따라 상태가 변화

2. Level-Sensitive SR Latch

• 구성: 기존 SR 래치에 레벨(상태, C)가 추가되어 레벨에 따라 입력이 일정한 레벨을 유지할 때 출력이 변함
• 동작: 입력이 특정 레벨(논리 1 또는 0)을 유지하는 동안 상태를 변화
            ex)Set 신호가 1일 때 입력 레벨이 계속 유지되면 출력이 Set 상태로 유지
• 특징: 기본적인 SR 래치에서 "레벨 민감"하게 동작하도록 개선된 형태로, 상태 변화가 입력의 레벨에 따라 제어

3. D Latch (Data Latch)

• 구성: D 래치는 Set-Reset 래치의 변형으로, D (Data) 입력과 Enable 신호를 사용
• 동작: Enable이 1이면 입력 그대로 출력, 0이면 입력이 변해도 출력은 유지
  • Enable = 1: D 입력의 값이 출력 Q에 그대로 전달
  • Enable = 0: 입력 D가 변경되어도 출력 Q는 이전 값을 유지
• 특징: 기존 SR Latch와 다르게 Enable에 따라 변동 여부 결정

4. D Flip-Flop (D Flip-Flop)

• 구성: D 래치와 비슷하지만, 클록신호(Clk)에 민감하게 동작
• 동작:
  • Clock 신호의 상승 또는 하강 엣지에서 D 입력이 출력 Q로 전달
  • 클록이 0일 때는 입력 D가 변경되어도 출력 Q는 변하지 않으며, 클록이 상승하거나 하강할 때만 변동
• 특징: 클록 신호에 따라 상태 변화를 제어하므로 타이밍에 민감하게 동작하며 시퀀셜 회로에서 사용

각 특징을 표로 나타내면 아래와 같습니다. 

특징	SR Latch	Level-Sensitive SR Latch	D Latch	D Flip-Flop
구성 요소	S, R 입력	S, R 입력 + 레벨 민감 제어	D 입력, Enable 신호	D 입력, Clock 신호
입력 제어 방식	S, R의 상태에 따른 변화	레벨 신호에 따른 변화	Enable 신호에 따른 변화	Clock 신호의 엣지에 따른 변화
출력 상태	S=1: Q=1, R=1: Q=0, S=0, R=0: 이전 상태 유지	입력 레벨에 따라 상태 변화	Enable=1: D가 Q로 전달, Enable=0: 이전 상태 유지	클록의 상승/하강 엣지에서 D가 Q로 전달
상태 유지 여부	S, R 입력이 0일 때 상태 유지	레벨 입력에 따라 상태 유지	Enable=0일 때 상태 유지	클록이 0일 때 상태 유지
사용 예시	기본적인 기억 소자	레벨 제어가 필요한 기억 소자	데이터를 제어할 때	시퀀셜 회로 및 타이밍 제어 회로

 

이러한 소자들이 모여 레지스터(Register)를 이루고 또 컴퓨터를 구성합니다.

SR Latch와 D Latch, D Filp-Flop은 간단한데 레벨 민감 제어 SR Latch가 조금 어렵습니다.

 

그리고 중요한 것은 래치와 플립플롭의 차이입니다.

둘 다 디지털 회로에서 데이터 저장을 위한 장치로 사용되지만, 동작 방식과 제어 방식에서 차이가 존재합니다.

• 래치(Latch): 비동기적(Asynchronous) 장치로, 제어 신호가 활성화될 때 입력 신호를 그대로 저장됩니다.
• 플립플롭(Flip-Flop): 동기적(Synchronous) 장치로, 클럭 신호(Clock)에 의해 제어됩니다.
  즉, 클럭 신호의 상승 또는 하강 엣지에서만 입력 신호를 캡처하고 상태를 변경합니다.
  
  그 말은 플립플롭은 클럭 신호에 따라 동작하기 때문에 동작이 예측 가능하고 일정한 주기로 상태 업데이트가 가능합니다. 위에 D Flip-Flop 외에도 T Flip-Flop, JK Flip-Flop, SR Flip-Flop 등이 있습니다. 

따라서, 래치는 비교적 간단한 회로에서 임시적인 상태 저장에 사용되고, 플립플롭은 복잡한 회로(레지스터, 카운터) 등에 사용됩니다.